blok IP

szeroko rozumiane , od Altery po Xilinx, a także Actel, Cypress, Lattice Semiconductor, QuickLogic.
ODPOWIEDZ
Awatar użytkownika
flasher
Użytkownik
Posty: 9
Rejestracja: 22 lis 2017, 16:23
Kontakt:
Skontaktuj się z flasher

blok IP

Post autor: flasher » 05 maja 2019, 12:37

Cześć,
Jeśli mam jeden projekt w Vivado, a w nim mam wiele plików VHDL - czy mogę z każdego pliku zrobić oddzielny blok IP? Jeśli tak, to jak?
AVR -> STM32 -> FPGA (Xilinx) <3
Na górę
ODPOWIEDZ

Wróć do „FPGA - field-programmable gate array”